

501.43663X00

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s): K. KUROTANI, et al.

Serial No.:

10/812,870

Filed:

March 31, 2004

Title:

A SEMICONDUCTOR DEVICE AND A METHOD OF

MANUFACTURING THE SAME

# **LETTER CLAIMING RIGHT OF PRIORITY**

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450 June 23, 2004

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on:

> **Japanese Patent Application No. 2003-093783** Filed: March 31, 2003

A certified copy of said Japanese Patent Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

Gregory E. Montone

Registration No.: 28,141

GEM/rr Attachment

# 日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月31日

出 願 番 号 Application Number:

特願2003-093783

[ST. 10/C]:

[JP2003-093783]

出 願 人
Applicant(s):

株式会社ルネサステクノロジ

WAPAN A

2004年 5月21日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

H03001441

【提出日】

平成15年 3月31日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/08

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

黒谷 欣吾

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

坂本 剛志

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

矢野 道男

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

那倉 健一

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】

筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】 006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

要

【プルーフの要否】

出証特2004-3042793

# 【書類名】 明細書

【発明の名称】 半導体装置および半導体装置の製造方法

#### 【特許請求の範囲】

【請求項1】 半導体基板上に素子形成領域および前記素子形成領域を囲むように配置されたスクライブ領域を有し、

- (a) 前記半導体基板上の素子形成領域に形成された第1導電型の半導体層と、
- (b) 前記半導体層上に形成されたゲート絶縁膜と、
- (c) 前記ゲート絶縁膜上に形成されたゲート電極と、
- (d) 前記第1導電型と異なる第2導電型の第1半導体領域からなるソースと、
- (e) 第1不純物濃度を有する前記第2導電型の第2半導体領域と、前記第1不 純物濃度より高濃度の第2不純物濃度を有し、前記第2半導体領域より前記ゲー ト電極から離れた位置に設けられた前記第2導電型の第3半導体領域とからなる ドレインと、
  - (f) チャネル領域が形成される前記第1導電型の第4半導体領域と、
- (g) 前記ソースと電気的に接続され、前記半導体基板の裏面に形成された電極 と、
- (h) 前記素子形成領域内の、前記半導体基板の表面側に形成され、前記半導体 基板と電気的に接続された評価用のソース電極パッドとを含む横型の電界効果ト ランジスタを有することを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、前記評価用のソース電極パッドは、前記スクライブ領域に形成されていないことを特徴とする半導体装置。

【請求項3】 請求項1記載の半導体装置において、前記評価用のソース電極パッドと前記半導体基板とは、前記半導体層に形成された前記第1導電型の第5半導体領域を介して接続されていることを特徴とする半導体装置。

【請求項4】 請求項1記載の半導体装置において、前記半導体基板上にパッシベーション膜が形成され、前記半導体基板の裏面から前記評価用のソース電極パッドを覆う前記パッシベーション膜の表面までの厚さは200μm以下であることを特徴とする半導体装置。

【請求項5】 請求項1記載の半導体装置において、前記半導体基板の表面側に形成され、前記第3半導体領域と電気的に接続されたドレイン電極パッドおよび前記ゲート電極と電気的に接続されたゲート電極パッドをさらに含むことを特徴とする半導体装置。

【請求項6】 (a) 半導体基板上に形成された第1導電型の半導体層と、

- (b) 前記半導体層上に形成されたゲート絶縁膜と、
- (c) 前記ゲート絶縁膜上に形成されたゲート電極と、
- (d) 前記第1導電型と異なる第2導電型の第1半導体領域からなるソースと、
- (e) 第1不純物濃度を有する前記第2導電型の第2半導体領域と、前記第1不 純物濃度より高濃度の第2不純物濃度を有し、前記第2半導体領域より前記ゲー ト電極から離れた位置に設けられた前記第2導電型の第3半導体領域とからなる ドレインと、
  - (f) チャネル領域が形成される前記第1導電型の第4半導体領域と、
- (g) 前記半導体層に形成され、前記第1半導体領域と前記半導体基板とを電気的に接続する前記第1導電型の第6半導体領域と、
- (h) 前記第1半導体領域と前記第6半導体領域との間に前記半導体層の表面から前記半導体基板に向かって形成された溝とを含む横型の電界効果トランジスタを有することを特徴とする半導体装置。
- 【請求項7】 請求項6記載の半導体装置において、前記半導体基板の表面側に形成され、前記半導体基板と電気的に接続された評価用のソース電極パッドをさらに含むことを特徴とする半導体装置。
- 【請求項8】 請求項6記載の半導体装置において、前記半導体基板の表面側に形成され、前記第3半導体領域と電気的に接続されたドレイン電極パッドおよび前記ゲート電極と電気的に接続されたゲート電極パッドをさらに含むことを特徴とする半導体装置。

【請求項9】 請求項6記載の半導体装置において、前記溝の深さは2μm 以上であることを特徴とする半導体装置。

【請求項10】 請求項6記載の半導体装置において、前記溝の内部に絶縁 膜が埋め込まれていることを特徴とする半導体装置。 【請求項11】 請求項6記載の半導体装置において、前記溝の内部に導体膜が埋め込まれていることを特徴とする半導体装置。

【請求項12】 請求項6記載の半導体装置において、前記第6半導体領域の周囲に前記溝が形成されていることを特徴とする半導体装置。

【請求項13】 請求項6記載の半導体装置において、前記溝は、前記第6 半導体領域がチャネル領域へ広がるのを抑制することを特徴とする半導体装置。

【請求項14】 (a) 半導体基板上に形成された第1導電型の半導体層と

- (b) 前記半導体層上に形成されたゲート絶縁膜と、
- (c) 前記ゲート絶縁膜上に形成されたゲート電極と、
- (d) 前記半導体基板と電気的に接続された前記第1導電型と異なる第2導電型の第1半導体領域からなるソースと、
- (e) 第1不純物濃度を有する前記第2導電型の第2半導体領域と、前記第1不 純物濃度より高濃度の第2不純物濃度を有し、前記第2半導体領域より前記ゲー ト電極から離れた位置に設けられた前記第2導電型の第3半導体領域とからなる ドレインと、
  - (f) チャネル領域が形成される前記第1導電型の第4半導体領域と、
- (g) 前記ソースと電気的に接続され、前記半導体基板の裏面に形成された電極と、
- (h) 前記半導体基板の表面側に形成され、前記半導体基板と電気的に接続された評価用のソース電極パッドとを含む横型の電界効果トランジスタを形成した後

前記半導体基板の裏面側に補強テープを貼り付け、前記評価用のソース電極パッドにプローブを立てて前記電界効果トランジスタの特性を測定することを特徴とする半導体装置の製造方法。

【請求項15】 請求項14記載の半導体装置の製造方法において、前記半導体基板の裏面側に前記補強テープを貼り付ける前に、前記半導体基板の裏面を研削することを特徴とする半導体装置の製造方法。

【請求項16】 請求項14記載の半導体装置の製造方法において、前記半

導体基板の裏面側に前記補強テープを貼り付けた状態で、前記半導体基板をダイシングすることを特徴とする半導体装置の製造方法。

【請求項17】 請求項14記載の半導体装置の製造方法において、前記半導体基板の裏面側に前記補強テープを貼り付けた状態で、前記半導体基板をスクライビングすることを特徴とする半導体装置の製造方法。

【請求項18】 横型の電界効果トランジスタを有する半導体装置の製造方法であって、

- (a) 半導体基板上に第1導電型の半導体層を形成する工程と、
- (b) 前記半導体層に溝を形成する工程と、
- (c) 前記半導体層に第1不純物を導入することにより、前記溝からチャネル領域と反対側の前記半導体層に、前記半導体基板に到達する前記第1導電型の第6半導体領域を形成する工程と、
  - (d) 前記半導体層上にゲート絶縁膜を形成する工程と、
  - (e) 前記ゲート絶縁膜上にゲート電極を形成する工程と、
- (f) 前記半導体層に第2不純物を導入することにより、端部が前記ゲート電極の一方の端部に一致するような状態で、前記第1導電型と異なる第2導電型のドレイン用の第2半導体領域を形成する工程と、
- (g) 前記半導体層に第3不純物を導入することにより、端部が前記ゲート電極の一方の端部から前記第1半導体領域分離れた位置に、前記第2導電型のドレイン用の第3半導体領域と、端部が前記ゲート電極の他方の端部に一致するような状態で、前記第2導電型のソース用の第1半導体領域とを形成する工程とを有することを特徴とする半導体装置の製造方法。
- 【請求項19】 請求項18記載の半導体装置の製造方法において、前記(b)工程の後に、前記溝を絶縁膜で埋め込む工程をさらに有することを特徴とする半導体装置の製造方法。
- 【請求項20】 請求項18記載の半導体装置の製造方法において、前記(c)工程の後に、前記溝を絶縁膜または導電体で埋め込む工程をさらに有することを特徴とする半導体装置の製造方法。

#### 【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$ 

# 【発明の属する技術分野】

本発明は、半導体装置およびその製造技術に関し、特に、横型の電界効果トランジスタ(Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor: LDMOS・FET)を有する半導体装置およびその製造方法に適用して有効な技術に関する。

[00002]

# 【従来の技術】

LDMOS・FET (以下、単にLDMOSと記す)は、バイアス回路の簡素 化、高電力利得など様々な長所をもたらすことことから、近年バイポーラ・トラ ンジスタに代わり、携帯電話基地局またはデジタル・テレビ放送局送信機の高周 波電力増幅に用いられている。

[0003]

LDMOSは、p+基板上に成長させたpエピタキシャル層に形成され、ゲート、ゲート端部下に達するn+ソース領域、ゲート端部下に達するn-ドレイン領域、ゲート端部からn-ドレイン領域分だけ離れたn+ドレイン領域、チャネル領域が形成されるpウェルによって構成されている。

[0004]

LDMOSのn+ソース領域およびn+ドレイン領域はチップ表面側に位置するが、ソース電極をチップ裏面側のp+基板とするため、n+ソース領域は水平方向に拡散した低抵抗のp+ソース打ち抜き層または導電体によってチップ裏面側のp+基板に接続されている(例えば、特許文献1参照)。p+ソース打ち抜き層または導体膜を介してn+ソース領域をp+基板に接続することにより、n+ソース領域のインダクタンスまたは抵抗を下げて、LDMOSの高周波電力利得の低下を防止している。

[0005]

【特許文献1】

特開平5-218321号公報

[0006]

# 【発明が解決しようとする課題】

LDMOSにおいて、さらに高利得を得るためには、①p+基板の厚さを薄くする、②p+ソース打ち抜き層の平面積を拡大する、または③p+ソース打ち抜き層の濃度を高くすることによって、n+ソース領域のインダクタンスまたは抵抗を下げることが必要となる。しかしながら、上記方法においては、以下の課題があることを本発明者らは見いだした。

# [0007]

まず、①p+基板の厚さを薄くする方法では、p+基板の厚さを薄くするに従ってp+基板の反り量が増大し、ウエハ(L DMO Sが作り込まれた複数のチップを配列した平面略円形状の基板)の取り扱いが難しくなるという問題がある。特にp+基板の裏面を研削して、L DMO Sを覆うパッシベーション膜の表面からp+基板の裏面までの厚さを 2 0 0  $\mu$  m以下とした後、ウエハ上に作られた 1 個 1 個のチップの良・不良を判定するプローブ検査工程において、ウエハ割れによる製造歩留まりの低下が生じた。すなわち、このプローブ検査ではウエハを測定用ステージに載置し、真空吸着した後に、ウエハを測定用ステージに載置した状態でプローブ測定部に移動し、プローブ(探針)をチップ表面側のゲート用電極パッドおよびドレイン用電極パッドに接触させて L DMO Sの特性測定が行われるが、ウエハの真空吸着またはウエハの搬送においてウエハに強い力が働き、容易にウエハが割れてしまう。

#### [0008]

そこで、本発明者らは上記プローブ検査工程におけるウエハ割れの対策として、ウエハの裏面側にテープを貼り付けてウエハを補強する検討を行った。従来、LDMOSのn+ソース領域は、前述したようにp+ソース打ち抜き層または導電体を介してp+基板に接続し、p+基板をソース電極としている。このため、ウエハの裏面側にテープを貼り付けるプローブ検査では、プローブ検査用のソース電極パッドをウエハの表面側に設ける必要がある。

#### [0009]

しかしながら、ウエハの表面側にソース電極パッドを設けると、ソース電極パッドはゲート電極パッドとの間で寄生容量を持つため、正確なLDMOSの高周

波特性を測定することが難しくなる。またウエハの表面側に設けられたソース電極用のパッドを、各チップの周囲4辺に持つスクライブ領域に形成してゲート電極用のパッドから離すことにより、寄生容量を低減することも検討された。しかし、通常スクライブ領域には、TEGパターン、合わせ用パターン、寸法パターンなどが形成され、また縮小投影法を用いたリソグラフィ技術では、合わせ精度を高めるため、合わせ用のターゲット類は全てショットの最外周の四隅に置かれることから、ソース電極パッドを形成することができるスクライブ領域を全てのチップに提供することができない。

# [0010]

次に、②p+ソース打ち抜き層の平面積を拡大する方法では、p+ソース打ち抜き層がLDMOSのチャネル領域に到達して、オン抵抗またはしきい値電圧が大きくなり、所望するLDMOSの静特性が得られないという問題がある。p+ソース打ち抜き層がLDMOSのチャネル領域に到達しないように、p+ソース打ち抜き層を形成する際のp型不純物の拡散開始箇所をチャネル領域から離すことができる。しかしながら、p+ソース打ち抜き層の深さをpエピタキシャル層の厚さ以上とし、p+ソース打ち抜き層をウエハに到達させてpエピタキシャル層の低抵抗成分がn+ソース領域に入らないようにしなければならないため、p型不純物の拡散開始箇所からゲートの端部までの距離をp+ソース打ち抜き層の深さ以上とする必要がある。このため、単位LDMOSのピッチが大きくなり、ドレイン電流を確保するためには、ゲートフィンガー長を長くする必要がある。その結果、ゲートまたはドレイン配線電極の抵抗が増加し、また寄生インダクタンスまたは寄生容量が増加して、LDMOSの高周波特性を悪化させてしまう。

#### $[0\ 0\ 1\ 1]$

次に、③p+ソース打ち抜き層の濃度を高くする方法では、上記②と同様に、 p+ソース打ち抜き層を形成する際のp型不純物の拡散開始箇所をチャネル領域 から離す必要があり、LDMOSの高周波特性を悪化させてしまう。

#### $[0\ 0\ 1\ 2]$

本発明の目的は、LDMOSの高周波電力利得を向上させることのできる技術を提供することにある。

# [0013]

また、本発明の目的は、チップ小型化によりLDMOSの取得数を向上することのできる技術を提供することにある。

# [0014]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

## $[0\ 0\ 1\ 5]$

# 【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

## [0016]

本発明は、p+型のシリコン基板上に素子形成領域および素子形成領域を囲むように配置されたスクライブ領域を有し、シリコン基板上の素子形成領域に形成されたp型の半導体層と、半導体層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、n+型半導体領域からなるソースと、第1不純物濃度を有するn-型半導体領域および第1不純物濃度より高濃度の第2不純物濃度を有し、n-型半導体領域よりゲート電極から離れた位置に設けられたn+型半導体領域からなるドレインと、チャネル領域が形成されるp型ウェルと、ソースと電気的に接続され、シリコン基板の裏面に形成された電極とを含む横型の電界効果トランジスタにおいて、シリコン基板の表面側の素子形成領域内に、シリコン基板と電気的に接続された評価用のソース電極パッドが形成されているものである。

#### [0017]

また、本発明は、p+型のシリコン基板上に形成されたp型の半導体層と、半導体層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、n+型半導体領域からなるソースと、第1不純物濃度を有するn-型半導体領域と、第1不純物濃度より高濃度の第2不純物濃度を有し、n-型半導体領域よりゲート電極から離れた位置に設けられたn+型半導体領域とからなるドレインと、チャネル領域が形成されるp型ウェルと、半導体層に形成され、ソースを構

成する n+型半導体領域とシリコン基板とを電気的に接続する p+型ソース打ち抜き層とを含む横型の電界効果トランジスタにおいて、ソースを構成する n+型半導体領域と p+型ソース打ち抜き層との間に半導体層の表面からシリコン基板に向かって溝が形成されているものである。

# [0018]

## 【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

## [0019]

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

## [0020]

#### (実施の形態1)

図1は、本実施の形態1である1チップに形成された1つの高周波パワートランジスタの一例を示す半導体基板の要部レイアウト図、図2は、LDMOSの一部を拡大した半導体基板の要部レイアウト図、図3は、図2のA-A<sup>'</sup>線および・B-B<sup>'</sup>線における半導体基板の要部断面図である。図2および図3に示す第1

LDMOST $r_1$ は繰り返しの最小単位であり、この単位素子である第1LDMOST $r_1$ が複数個並列に接続されて、図1に示す1つ高周波パワートランジスタが構成されている。

# [0021]

チップ1を構成する基板 2 は、例えば  $1\sim 15$  m  $\Omega$  c m程度の比抵抗を有する p+型(第 1 導電型)のシリコン単結晶からなるシリコン基板(半導体基板) 2 a 上に、例えば 10  $\mu$  m程度の厚さの p 型の半導体層(例えば、気相成長法など により形成されるエピタキシャル層) 2 b が形成された構成を有している。半導体層 2 b には、p 型ウェル 3 (第 4 半導体領域)が、例えばボロンなどの p 型不純物をイオン注入法を用いて導入することにより形成されている。

# [0022]

基板2の主面(すなわち半導体層2bの主面)には、第1LDMOST $r_1$ が形成されている。第1LDMOST $r_1$ のゲート絶縁膜4は、例えば熱酸化法などによって形成された酸化シリコン膜からなる相対的に薄い絶縁膜である。第1LDMOST $r_1$ のゲート電極5は、例えば半導体層2bの主面上に形成された多結晶シリコン膜をリソグラフィ技術およびエッチング技術を用いてパターニングすることにより形成され、第1LDMOST $r_1$ のチャネル領域(図示は省略)は、ゲート電極5の下のp型ウェル3の上部に形成される。

#### [0023]

第1LDMOSTr<sub>1</sub>のソースはn+型(第2導電型)半導体領域(第1半導体領域)6によって構成され、このn+型半導体領域6は、ゲート電極5の一方の端部にまで延びるような状態でp型ウェル3に形成されている。また第1LDMOSTr<sub>1</sub>のドレインはn-型半導体領域(第2半導体領域)7とn-型半導体領域7よりもn型不純物の濃度が高く設定されたn+型半導体領域(第3半導体領域)8とによって構成される。n-型半導体領域7は、ゲート電極5の他方の端部にまで延びるような状態で形成され、n+型半導体領域8は、ゲート電極5からn-型半導体領域7分だけ離間して形成されている。n-型半導体領域7およびn+型半導体領域6,8は、それぞれヒ素などのn型不純物をイオン注入法などを用いて導入することにより形成される。

# [0024]

半導体層 2 b には、p+型ソース打ち抜き層 9, 9 a が、例えばボロンなどの p 型不純物をイオン注入法などを用いて導入することにより形成されている。p +型ソース打ち抜き層(第 6 半導体領域) 9 は、ソースを構成する n +型半導体領域 6 に接して半導体層 2 b の表面からシリコン基板 2 a に到達している。また p +型ソース打ち抜き層 9 (第 5 半導体領域) a も半導体層 2 b からシリコン基板 2 a に到達しており、p +型ソース打ち抜き層 9 a は、後述するチップ 1 の表面側に設けられるプローブ検査用のソース電極パッドとシリコン基板 2 a との間の 半導体層 2 b に形成されている。

## [0025]

半導体層 2 b の主面上には、ゲート電極 5 を覆うように、例えば酸化シリコン膜などからなる絶縁膜 1 0 が形成されている。絶縁膜 1 0 には、ソースを構成する n+型半導体領域 6、ドレインを構成する n+型半導体領域 8、 p+型ソース打ち抜き層 9, 9 a およびゲート電極 5 の引き出し部 5 a を露出するコンタクトホール 1 1 が形成されている。

#### [0026]

絶縁膜10の上層には、1層目の配線によってソースを構成する n+型半導体領域6とp+型ソース打ち抜き層9とを接続するソース電極12a、ドレインを構成する n+型半導体領域8に接続するドレイン電極12b、隣接する2つのゲート電極5に接続するゲート接続電極12cおよびp+型ソース打ち抜き層9aに接続するソース引き上げ電極12dが形成されている。これら電極12a~12dは、例えば絶縁膜10の上層に堆積したアルミニウム合金膜などの金属膜をリソグラフィ技術およびエッチング技術を用いてパターニングすることにより形成することができる。さらにこれら電極12a~12dを覆うように、例えば酸化シリコン膜などからなる絶縁膜13が形成されており、絶縁膜13には、ドレイン電極12b、ゲート接続電極12cおよびソース引き上げ電極12dを露出するコンタクトホール14が形成されている。

# [0027]

絶縁膜13の上層には、2層目の配線によってp+型ソース打ち抜き層9aに

ソース引き上げ電極12dを介して電気的に接続するプローブ検査用のソース電極パッド15a、ドレイン電極12bに電気的に接続するドレイン電極パッド15b、ゲート電極5にゲート接続電極12cを介して電気的に接続するゲート電極パッド15cが形成されている。このように、ソース電極パッド15a、ドレイン電極パッド15b、ゲート電極パッド15cはチップ1の表面側に形成されていることから、1個1個のチップの良・不良を判定するプローブ検査工程において、プローブ(探針)を全てチップ1の表面側から接触させることができる。なおこれら電極パッド15a~15cは、例えば絶縁膜13の上層に堆積したアルミニウム合金膜などの金属膜をリソグラフィ技術およびエッチング技術を用いてパターニングすることにより形成することができる。

## [0028]

さらに、これら電極パッド $15a\sim15c$ を覆うように、パッシベーション膜16が形成されており、パッシベーション膜16には、電極パッド $15a\sim15c$ を露出する開口部17が形成されている。またこれら電極パッド $15a\sim15c$ は、ウエハを1個1個のチップ1に切り分ける際の切り代となる約 $100\mu$ m程度の幅のスクライブ領域にではなく、スクライブ領域以外の領域、すなわちチップ1上の素子形成領域に形成される。

# [0029]

シリコン基板2aの裏面(半導体層2bを形成した面と反対側の面)には、例えば金属膜からなる裏面電極18が形成されている。ソースを構成するn+型半導体領域6は、ソース電極12aおよびp+型ソース打ち抜き層9を介して裏面電極18と電気的に接続されており、この裏面電極18は、高周波パワートランジスタを駆動する際の第1LDMOSTr1のソース用の電極となる。すなわち、チップ1の表面側に設けられたソース電極パッド15aはプローブ検査に用いられ、裏面電極18はソース用の電極として高周波パワートランジスタの駆動に用いられる。

#### [0030]

なお、シリコン基板2の裏面に裏面電極18を形成する前に、シリコン基板2 aを研削することにより、パッシベーション膜16の表面からシリコン基板2a の裏面までの厚さを $200\mu$  m以下としている。このように、シリコン基板2a の厚さを薄くすることにより、ソースの抵抗またはインダクタンスを低減することができる。またチップ1の表面側に設けられたプローブ検査用のソース電極パッド15aは、1層目または2層目の配線を引きまわすのではなく、半導体層2 bに形成されたp+型ソース打ち抜き層9, 9a およびシリコン基板2aを介してソース電極12と電気的に接続されているので、ソース電極パッド15aをチップ1の表面側に形成しても寄生容量の増加を抑えることができる。

# [0031]

図4 (a)に、リソグラフィ技術の露光工程における1ショットのマトリックスを示し、図4 (b)に、1ショットにおいてスクライブ領域に設けられる各種パターンの配置図の一例を示す。図4 (b)中、1は1つのチップ、SWはウエハ、SLはチップの周囲4辺に設けられ、ウエハを1個1個のチップに切り分ける際の切り代となるスクライブ領域である。ここで1ショットとは、リソグラフィ技術において、1回の露光でウエハ上に転写される領域を言い、通常1ショットで複数のチップ(図4 (b)では、1ショットで39個のチップ)が露光される。

# [0032]

1ショットSTの最外周のスクライブ領域SLには、打ち消し防止パターン19、合わせマーク20、合わせ用パターン21、マスクQC用パターン(長寸法)22、膜厚検査パターン23、SEM(Scanning Electron Microscope)原点パターン24などが配置され、さらに1ショットST内のスクライブ領域SLには、マスクQC用パターン(小寸法)25、TEG(Test Element Group)パターン26などが配置されている。しかし前記第1LDMOSTr1で説明したように、本実施の形態1の高周波パワートランジスタでは、ソース電極パッドがスクライブ領域SL以外の領域、すなわち高周波パワートランジスタが形成されるチップ1上の素子形成領域に形成されるので、上記スクライブ領域SLに形成される上記各種パターンを削除することなく、全てのチップ1にソース電極パッドを形成することができる。

## [0033]

次に、本実施の形態1である高周波パワートランジスタの第1のプローブ検査 方法および第2のプローブ検査方法について説明する。まず、図5を用いて第1 のプローブ検査方法を説明し、続いて図6を用いて第2のプローブ検査方法を説明する。

# [0034]

第1のプローブ検査方法は、例えば以下のように行う。まず図5 (a) に示すように、ウエハ(LDMOSが作り込まれた複数のチップを配列した平面略円形状の基板)27を用意する。パッシベーション膜(前記第1LDMOST  $r_1$ での符号16)の表面からシリコン基板(前記第1LDMOST  $r_1$ での符号2 a)の裏面までの厚さを200 $\mu$  m以下としていることから、4 mm程度の反り(図5 (a) 中の距離 $L_0$ )が生じている。

## [0035]

次に、図5 (b)に示すように、ウエハ27の裏面側に補強テープ28を貼り付けて、ウエハ27の反りを低減させる。補強テープ28は、例えばUVテープ(紫外線によって化学特性が変化するテープ)を例示することができる。次いで図5 (c)に示すように、プローブ検査装置29のステージ30上に補強テープ28を貼り付けたウエハ27を載せ、真空吸着によりウエハ27をステージ30に固定させる。この際、補強テープ28によってウエハ27の反りが低減されているので、真空吸着でウエハ27をステージ30に引き寄せても、ウエハ27がステージ30に強く当たらず、ウエハ27の割れを防ぐことができる。

## [0036]

次に、図5(d)に示すように、ウエハ27を搭載したステージ30をプローブ測定部31に移動させる。次いで図5(e)に示すように、ウエハ27の表面側に形成されたソース電極パッド(前記第1LDMOST $_1$ での符号15a)、ドレイン電極パッド(前記第1LDMOST $_1$ での符号15b)、ゲート電極パッド(前記第1LDMOST $_1$ での符号15c)にそれぞれプローブ31aを接触させて、1個1個のチップにおいて特性測定を行う。ウエハ27の裏面側には補強テープ28が貼り付けられているため、裏面電極18をソース用の電極として使えないが、これに代わってプローブ検査では、ウエハ27の表面側に

形成されたソース電極パッドを用いる。なお予め高周波パワートランジスタの全電極パッドの配置に合わせてプローブを配置したプローブカードを用いてもよい

# [0037]

次に、図5(f)に示すように、測定が終了した後、ウエハ27を搭載したス テージ30を、ウエハ27をセットした初めの箇所に移動する。次いで図5(g )に示すように、ウエハ27は1個1個のチップに切り分けられた後(ダイシン グ工程)、補強テープ28から良品チップが剥がされて、さらにマウント工程、 ボンディング工程を経て、良品チップがパッケージに封止される。ダイシング工 程では、ウエハ27の裏面側に補強テープ28を貼り付けた状態で、補強テープ 28の周辺部をキャリア治具32に接着、固定した後、ダイヤモンドブレード( ダイヤモンド微粒を貼り付けた極薄の円形刃)33などを使ってウエハ27をダ イシングすることにより、ウエハ27をスクライブ領域に沿って縦横に切断し、 チップを個片化する。従って、補強テープ28がダイシングテープを兼ねること ができるため、補強テープ28を貼り付けた状態でウエハ27をプローブ検査装 置29からダイシング装置へ搬送することができるので、ウエハ27の取り扱い が容易となり、またダイシングテープを貼り付ける作業が無くなり、ウエハ27 を取り扱う工程が減るので、ウエハ27の割れを低減することができる。なおダ イシングでは、ウエハ27はスクライブ領域に沿って切断されるが、ダシシング 後もチップの周辺にスクライブ領域の一部は残っている。

# [0038]

第2のプローブ検査方法は、例えば以下のように行う。まず前記図5(a)~図5(f)に示した工程と同様に、ウエハ27の裏面側に補強テープ28を貼り付けて、ウエハ27の反りを低減させた後(図6(b))、プローブ検査装置29のステージ30上に補強テープ28を貼り付けたウエハ27を載せ、真空吸着によりウエハ27をステージ30に固定させる(図6(c))。次に、ウエハ27を搭載したステージ30をプローブ測定部31に移動させた後(図6(d))、ウエハ27の表面側に形成されたソース電極パッド(前記第1LDMOSTr1での符号15a)、ドレイン電極パッド(前記第1LDMOSTr1での符号1

5 b)、ゲート電極パッド(前記第1LDMOSTr<sub>1</sub>での符号15c)にそれぞれプローブ31aを接触させて、1個1個のチップにおいて特性測定を行う(図6 (e))。ここでも裏面電極18に代わって、プローブ検査ではウエハ27の表面側に形成されたソース電極パッドを用いる。次に、測定が終了した後、ウエハ27を搭載したステージ30を、ウエハ27をセットした初めの箇所に移動する(図6 (f))。

# [0039]

次に、図6(g)に示すように、ウエハ27の裏面側から補強テープ28を剥がした後、図6(h)に示すように、ウエハ27の裏面側にダイシングテープ34を貼り付ける。その後、ウエハ27は1個1個のチップに切り分けられた後(ダイシング工程)、ダイシングテープ34から良品チップが剥がされて、さらにマウント工程、ボンディング工程を経て、良品チップがパッケージに封止される。ウエハ27の裏面側に貼り付けた補強テープ28を剥がし、ダイシングテープ34に貼り替えることにより、それぞれのテープ材質の選択度を増すことができる。

## [0040]

図7は、本実施の形態1である1チップに形成された1つの高周波パワートランジスタの他の例を示す半導体基板の要部レイアウト図、図8は、LDMOSの一部を拡大した半導体基板の要部レイアウト図、図9は、図8のC-C'線およびD-D'線における半導体基板の要部断面図である。

# [0041]

第2LDMOST  $r_2$ は、前記第1LDMOST  $r_1$ 同様に、基板2上にp型ウェル3、ゲート絶縁膜4、ゲート電極5、n+型半導体領域6からなるソース、n-型半導体領域7およびn+型半導体領域8からなるドレイン、p+型ソース打ち抜き層9,9 aによって構成されている。しかし、第2LDMOST  $r_2$ では、1層目の配線によって各々の電極パッドが構成されている。

#### [0042]

すなわち、半導体層 2 b の主面に形成された絶縁膜 1 0 の上層には、 1 層目の配線によってソースを構成する n+2 半導体領域 6 と p+2 ソース打ち抜き層 9 と

を接続するソース電極 3 5 a 、ドレインを構成する n +型半導体領域 8 に接続するドレイン電極パッド 3 5 b 、ゲート電極 5 の引き出し部 5 a に接続するゲート電極パッド 3 5 c および p +型ソース打ち抜き層 9 a に接続するソース電極パッド 3 5 d が形成されており、電極パッド 3 5 b ~ 3 5 d が 1 層目の配線によってチップ 1 の表面側に形成される。なおこれら電極 3 5 a および電極パッド 3 5 b ~ 3 5 d は、例えば絶縁膜 1 0 の上層に堆積したアルミニウム合金膜などの金属膜をリソグラフィ技術およびエッチング技術を用いてパターニングすることにより形成することができる。

## [0043]

なお、本実施の形態1では、ウエハ27を1個1個のチップに切り分ける際、 ウエハ27をダイシング(スクライブ領域をダイヤモンドブレードで削る作業) したが、ウエハ27をスクライビング(スクライブ領域にプレードで傷を付けて ウエハを割る作業)して、チップを個片化してもよい。

# [0044]

このように、本実施の形態 1 によれば、ソースのインダクタンスまたは抵抗を下げるために、基板 2 の主面上に第 1 L DMOST  $r_1$ , T  $r_2$  を形成した後、シリコン基板 2 a の裏面を研削して、パッシベーション膜 1 6 の表面からシリコン基板 2 a の裏面までの厚さを 2 0 0  $\mu$  m以下とするが、ウエハ 2 7 の裏面側(シリコン基板 2 a の裏面)に補強テープ 2 8 を貼り付けることにより、ウエハ 2 7 の真空吸着またはウエハ 2 7 の搬送などにおけるウエハ 2 7 の割れを低減することができる。またウエハ 2 7 の裏面側に補強テープ 2 8 を貼り付けた場合は、チップ 1 の表面側に設けたソース電極パッド 1 5 a, 3 5 dを用いたプローブ検査が行われるが、 1 層目または 2 層目の配線を引きまわすのではなく、半導体層 2 b に形成した p +型ソース打ち抜き層 9 , 9 a およびシリコン基板 2 a を介してソースを構成する n +型半導体領域 6 とソース電極パッド 1 5 a, 3 5 d とを電気的に接続するので、チップ 1 の表面側にソース電極パッド 1 5 a, 3 5 d を設けることによる寄生容量の増加を抑えることができる。またソース電極パッド 1 5 a, 1 5 d はスクライブ領域 1 5 L 以外の領域、すなわちチップ 1 2 上の素子形成領域に形成されるので、スクライブ領域 1 5 L に配置される各種パターンを削除す



ることなく、全てのチップ1に対してソース電極パッド15a,35dを提供することができる。

## [0045]

(実施の形態2)

図10は、本実施の形態2であるLDMOSの一例を示す半導体基板の要部レイアウト図、図11は、図10のE-E、線およびF-F、線における要部断面図である。

## [0046]

第3LDMOST r 3は、前記実施の形態1の第1LDMOST r 1とほぼ同じ構造であるが、p+型ソース打ち抜き層9を形成する際にp型不純物を拡散させる箇所と第3LDMOST r 3のチャネル領域との間に半導体層2bの表面からシリコン基板2aに向かって深さ2μm以上の溝36が形成されている。この溝36は、p+型ソース打ち抜き層9を形成する前に形成されて、p+型ソース打ち抜き層9がチャネル領域へ広がるのを防ぐ働きをしている。なお溝36の内部には絶縁膜37または導体膜(例えばタングステンまたは多結晶シリコン)が埋め込まれている。

#### [0047]

また、第3LDMOST  $r_3$ は、前記実施の形態1の第1LDMOST  $r_1$ と同様に、パッシベーション膜16の表面からシリコン基板2aの裏面の厚さを200 $\mu$  m以下としており、これにより、ソースのインダクタンスまたは抵抗を低減することができる。

# [0048]

図12に、溝を形成したLDMOSおよび溝を形成しないLDMOSのドレイン電流(Id)とゲート電圧(Vgs)との関係をシミュレーションで求めた結果を示す。図中に挿入したLDMOSの概略断面図に示すように、溝36を形成したLDMOSでは、ゲート電極5の端部から約4 $\mu$ m程度離れた箇所からp+型ソース打ち抜き層を形成するためのp型不純物が導入され、溝36を形成しないLDMOSでは、ゲート電極5の端部から約7 $\mu$ m程度離れた箇所からp+型ソース打ち抜き層を形成するためのp型不純物が導入されている。また溝36の

深さは $2\mu$ m、その幅は $1.8\mu$ m、半導体層2bの厚さは $10\mu$ mとした。図からわかるように、溝を形成したLDMOSのドレイン電流は、溝を形成しないLDMOSのドレイン電流よりも大きくなり、溝を形成したLDMOSでは、溝を形成しないLDMOSよりも、 $Id=(2.5A-2.0A)/\Delta Vgs$ でのgme 20%程度増加することができる。

# [0049]

図13に、溝を形成したLDMOSおよび溝を形成しないLDMOSのドレイン電流(Id)とドレイン電圧(Vds)との関係をシミュレーションで求めた結果を示す。LDMOSの構造は、前記図12に挿入したLDMOSの概略断面図と同じである。図からわかるように、溝を形成したLDMOSでは、溝を形成しないLDMOSよりも、Id=2.5 VでのRonを24.5%程度低減することができ、また飽和電流を3.2%程度増加することができる。

# [0050]

このように、溝を設けることによりp+型ソース打ち抜き層のチャネル領域への広がりを抑えることができるので、単位LDMOSのセルピッチを増大させることなく、p+型ソース打ち抜き層を広げるまたはp+型ソース打ち抜き層の不純物濃度を高くすることができる。これにより、ソースのインダクタンスまたは抵抗を下げて、高周波電力利得を向上させることができる。

#### [0051]

また、溝を設けることにより、単位LDMOSのセルピッチを縮小して、チップをシュリンクすることができる。以下、図14および図15を用いて、チップシュリンクについて説明する。なお図14および図15においてX方向とはゲート長方向であり、Y方向とはゲート幅方向である。

## [0052]

図14(a)に、溝を形成しないLDMOSの要部レイアウト図、図14(b)に溝を形成したLDMOSの要部レイアウト図を示す。図14(a)に示す溝を形成しないLDMOSのレイアウトでは、ゲート電極5が4本あり、ゲート幅を $L_1$ とすると、レイアウト全体のゲート幅Wgは( $4 \times L_1$ ) $\mu$ mとなる。次に、ゲート幅Wgを変えずに溝を形成したLDMOSを配置して、チップシュリン

クを考える。まず溝を形成したLDMOSでは、溝によってp+型ソース打ち抜き層の広がりが抑えられるので、X方向のシュリンクが可能となる。さらにX方向がシュリンクされると、図 1 4 (b) に示すように、溝を形成したLDMOSのレイアウトでは、ゲート電極 5 を例えば、6 本配置することができて、ゲート幅を $L_2$ とすると、レイアウト全体のゲート幅Wgは(6 ×  $L_2$ ) $\mu$  mとなる。ゲート幅Wgは変わらないことから、4 ×  $L_1$  = 6 ×  $L_2$  の関係が成り立ち、 $L_2$  = (2/3)  $L_1$ となって、 $L_2$ は $L_1$ よりも小さくなる。すなわち、X方向をシュリンクすることによって、Y方向をもシュリンクすることが可能となる。

## [0053]

図15(a)に、多段に配置した溝を形成しないLDMOSの要部レイアウト図、図15(b)に、多段に配置した溝を形成したLDMOSの要部レイアウト図を示す。図15(a)に示した単位セルあたりのゲート幅Wuをaμmとすると、図15(a)のレイアウト全体のゲート幅Wuは、(12×a)μmとなる。図15(b)に示す溝を形成したLDMOSでは、溝を設けることによってp+型ソース打ち抜き層の広がりが抑えられるので、X方向のシュリンクが可能となる。従って、溝を形成しないLDMOSおよび溝を形成したLDMOSのチップ全体のX方向が同じであれば、溝を形成したLDMOSでX方向をシュリンクし、空いた領域にX00~回えば、図15(a)の下1列の4つのX0~0~0~0~1)を配置することにより、同じゲート幅X1~1)を見てきる。これにより、X1~1)に

## [0054]

次に、前記第3LDMOSTr3の第1の製造方法を図16~図18に示す半 導体基板の要部断面図を用いて工程順に説明する。

# [0055]

まず、図16(a)に示すように、基板2を用意する。この段階の基板2は平面略円形状の部材からなり、シリコン基板2aと、その主面に形成された半導体層2bとを有している。シリコン基板2aは、例えばチョクラルスキー法などのような結晶引き上げ法により形成されたp+型のシリコン単結晶からなり、その抵抗率は、例えば $1\sim15$ m $\Omega$ cmであり、半導体層2bは、例えばエピタキシ

ャル法により形成された p 型のシリコン単結晶からなり、その厚さは、例えば 1 0  $\mu$  m程度である。

# [0056]

次に、基板2を熱酸化して半導体層2bの表面に厚さ0.01μm程度の薄い酸化シリコン膜38を形成し、次いでその上層にCVD (Chemical Vapor Deposition) 法で厚さ0.1μm程度の窒化シリコン膜39を堆積する。この後、レジストパターンをマスクとして窒化シリコン膜39、酸化シリコン膜38および半導体層2bを順次エッチングすることにより、半導体層2bに深さ2μm、幅1.8μm程度の溝36を形成する。

## [0057]

次に、図16(b)に示すように、半導体層2b上にCVD法で絶縁膜37、例えば酸化シリコン膜を堆積した後、絶縁膜37をCMP(Chemical Mechanical Polishing)法で研磨して、溝36の内部に絶縁膜37を残す。続いて基板2を熱処理することにより、溝36に埋め込んだ絶縁膜37を焼き締めする。その後、熱リン酸を用いて窒化シリコン膜39を除去し、続いてフッ酸系の水溶液を用いて酸化シリコン膜38を除去する。

## [0058]

次に、図17(a)に示すように、半導体層2bの主面上にリソグラフィ技術によりレジストパターン40を形成した後、そのレジストパターン40をマスクとして、p型不純物、例えばボロンをドーズ量10 $^{16}$  c m $^{-2}$ 台、エネルギー100 k e Vの条件で半導体層2bに選択的にイオン注入する。続いて図17(b)に示すように、基板2に、例えば1200  $^{\circ}$ 、70分の熱処理を施すことにより、 $^{\circ}$  p+型ソース打ち抜き層9,9aを形成する。この $^{\circ}$  +型ソース打ち抜き層9,9aは、半導体層2bの表面からシリコン基板2aまで達するように形成されており、シリコン基板2aと電気的に接続される。

#### [0059]

次に、図18 (a) に示すように、半導体層2bの一部を覆うレジストパターンをマスクとして、p型不純物、例えばボロンをドーズ量 $10^{13}$ cm $^{-2}$ 台、エネルギー60keVの条件で半導体層2bに選択的にイオン注入した後、基板2に

例えば1000 C、30 分の熱処理を施すことにより、p 型ウェル3 を形成する。p 型ウェル3 は、第3 L DMOST r 3 のチャネル領域となる部分でもある。

# [0060]

次に、基板2に対して洗浄処理を施し、半導体層2bの主面の清浄面を露出させた状態で、例えばウェット酸化処理を施すことにより、半導体層2bの活性領域の表面に、例えば厚さ10~50nm程度の酸化シリコンからなるゲート絶縁膜4を形成する。続いて基板2の主面上に、例えば低抵抗な多結晶シリコンなどのような導体膜をCVD法により堆積した後、これをレジストパターンをマスクとしたドライエッチングによりパターニングすることにより、導体膜からなるゲート電極5を形成する。

## [0061]

次に、基板2の主面上にドレインが形成される領域が露出され、それ以外が覆われるようなレジストパターンをマスクとして、n型不純物、例えばヒ素またはリンを半導体層2bにイオン注入することにより、ドレインの一部を構成するn-型半導体領域7を形成する。n-型半導体領域7は、その端部がゲート電極5のドレイン側端部に重なる(ほぼ一致する)ように形成されている。その後、基板2に対して熱処理を施す。

## [0062]

次に、基板2の主面上に、ソースおよびドレインの他の一部が形成される領域が露出され、それ以外が覆われるようなレジストパターンをマスクとして、n型不純物、例えばヒ素をイオン注入することにより、ソースを構成するn+型半導体領域8を形成する。ドレインの他の一部を構成するn+型半導体領域8は、その端部が上記n-型半導体領域7分だけゲート電極5から離れた位置に形成されている。またソースを構成するn+型半導体領域6は、その端部がゲート電極5のソース側端部に重なる(ほぼ一致する)ように形成されている。このn+型半導体領域6,8を形成する時のイオン注入条件は、例えばドーズ量10<sup>15</sup>cm-<sup>2</sup>台程度、エネルギー80keVである。その後、基板2に対して熱処理を施す。

#### [0063]

次に、図18(b)に示すように、基板2の主面上に、例えば酸化シリコンなどからなる絶縁膜10をCVD法により堆積する。続いて絶縁膜10にソースを構成する n+型半導体領域6、ドレインを構成する n+型半導体領域8、 p+型ソース打ち抜き層9、9 a およびゲート電極5の引き出し部を露出するコンタクトホール11をリソグラフィ技術およびエッチング技術により形成する。次いで、基板2の主面上に金属膜、例えばアルミニウム合金膜をスパッタリング法により堆積する。続いてその金属膜をリソグラフィ技術およびエッチング技術によりパターニングすることにより、1層目の配線によってソースを構成する n+型半導体領域6と p+型ソース打ち抜き層9とを接続するソース電極12a、ドレインを構成する n+型半導体領域8に接続するドレイン電極12b、隣接する2つのゲート電極5に接続するゲート接続電極12c および p+型ソース打ち抜き層9aに電気的に接続するソース引き上げ電極12dを形成する。

# [0064]

次に、基板2の主面上に、例えば酸化シリコンなどからなる絶縁膜13をCVD法により堆積する。続いて絶縁膜13にドレイン電極12b、ゲート接続電極12cおよびソース引き上げ電極12dを露出するコンタクトホール14をリソグラフィ技術およびエッチング技術により形成する。次いで、基板2の主面上に金属膜、例えばアルミニウム合金膜をスパッタリング法によりパターニングすることにより、2層目の配線によってソース引き上げ電極12dに電気的に接続するソース電極パッド15a、ドレイン電極12bに電気的に接続するドレイン電極パッド15b、ゲート接続電極12cに電気的に接続するゲート電極パッド15cを形成する。その後、基板2の主面上をパッシベーション膜で覆い、そのパッシベーション膜に、電極パッド15a~15cを露出する開口部を形成する。これにより、前記第3LDMOSL3が略完成する。

#### [0065]

次に、前記第3LDMOSTr3の第2の製造方法を図19~図21に示す半導体基板の要部断面図を用いて工程順に説明する。

#### [0066]

まず、図19(a)に示すように、前記図16(a)を用いて説明した製造方

法と同様にして、シリコン基板2 a と、その主面に形成された半導体層2 b とを有する基板2を用意し、半導体層2 b に溝36を形成する。

# [0067]

次に、図19(b)に示すように、半導体層2bの主面上にリソグラフィ技術によりレジストパターン41を形成した後、そのレジストパターン41をマスクとして、p型不純物、例えばボロンをドーズ量 $10^{16}$ cm $^{-2}$ 台、エネルギー100keVの条件で半導体層2bに選択的にイオン注入する。続いて図20(a)に示すように、基板2に、例えば1200℃、70分の熱処理を施すことにより、p+型ソース打ち抜き層9、<math>9aを形成する。

# [0068]

次に、図20(b)に示すように、半導体層2b上にCVD法で絶縁膜37、例えば酸化シリコン膜を堆積した後、絶縁膜37をCMP法で研磨して、溝36の内部に絶縁膜37を残す。続いて基板2を熱処理することにより、溝36に埋め込んだ絶縁膜37を焼き締めする。その後、前記図18を用いて説明した製造方法と同様にして、前記第3LDMOSTr3を形成する。

#### [0069]

次に、本実施の形態2であるLDMOSの他の例を図21、図22および図23に示す半導体基板の要部レイアウト図を用いて説明する。図21に第4LDMOSTr<sub>4</sub>、図22に第5LDMOSTr<sub>5</sub>、図23に第6LDMOSTr<sub>6</sub>を示す。

# [0070]

まず、図21に示す第4LDMOST $r_4$ は、前記実施の形態1の第2LDMOST $r_2$ に、前記第3LDMOST $r_3$ と同様の $p^+$ 型ソース打ち抜き層9を囲む溝36を設けている。

#### [0071]

図22に示す第5LDMOSTr5は、前記第3LDMOSTr3と同様のp+型ソース打ち抜き層9を囲む溝36を設けているが、ソースを構成するn+型半導体領域は、1層目の配線からなるソース電極42aを介してチップの表面側に設けられたソース電極パッド15aに電気的に接続されている。すなわち、1層

目の配線によってソースを構成する n+型半導体領域と p+型ソース打ち抜き層 9 とを接続するソース電極 4 2 a 、ドレインを構成する n+型半導体領域に接続するドレイン電極 4 2 b およびゲート電極 5 の引き出し部 5 a に接続するゲート接続電極 4 2 c が形成されており、ソース電極 4 2 a がコンタクトホール 4 3 を通して 2 層目の配線によって構成されるソース電極パッド 1 5 a に接続されている

# [0072]

図23に示す第6LDMOSTr $_6$ は、 $_p$ +型ソース打ち抜き層9の周辺を全て囲まずに、ソースを構成する $_n$ +型半導体領域と平行する領域のみに溝36を設けている。

## [0073]

なお、本実施の形態 2 では、プローブ検査用のソース電極パッド 15 a を全てチップ 1 の表面側に設けたが、チップ 1 の表面側に設けずに、シリコン基板 2 a の裏面に形成する裏面電極 1 8 をプローブ検査時のソース用の電極としてもよい。この場合、前記実施の形態 1 で用いた補強テープ 2 8 をウエハ 2 7 の裏面側に貼り付けることができないが、本実施の形態 2 では、p +型ソース打ち抜き層 9 の不純物濃度を高くして、ソースのインダクタまたは抵抗を下げることができるので、基板の厚さが 2 4 0  $\mu$  m程度であっても高周波電力利得の低下を防止することができる。

## [0074]

図24に、裏面電極をプローブ検査時のソース用の電極としたLDMOSの一例である半導体基板の要部レイアウト図、図25に、図24のG-G、線およびH-H、線における半導体基板の要部断面図を示す。

# [0075]

第7LDMOST  $r_7$ に形成される p+2 ソース打ち抜き層 9 は、半導体層 2 b の主面からシリコン基板 2 に達しており、前記第 3 LDMOST  $r_3$ と同様に、 p+2 ソース打ち抜き層 9 を形成する際に p 型不純物を拡散させる箇所とチャネル領域との間に半導体層 2 b の表面からシリコン基板 2 a に向かって深さ 2  $\mu$  m 以上の溝 3 6 が形成されている。しかし、第7LDMOST  $r_7$ では、チップ 1

の表面側にプローブ検査用のソース電極パッドは形成されないことから、前記第  $3 LDMOSTr_3$ において設けられたp+型ソース打ち抜き層 <math>9a、ソース引き上げ電極 12d 12d

# [0076]

このように、本実施の形態2によれば、p+型ソース打ち抜き層9を形成する際にp型不純物を拡散させる箇所とLDMOSのチャネル領域との間に半導体層2bの表面からシリコン基板2aに向かって溝36を形成することにより、p+型ソース打ち抜き層9のチャネル領域への広がりを抑えることができる。これにより、単位LDMOSのセルピッチを増大させることなく、p+型ソース打ち抜き層9を広げるまたはp+型ソース打ち抜き層9の不純物濃度を高くすることができるので、ソースのインダクタンスまたは抵抗を下げて、高周波電力利得を向上させることができる。さらに単位LDMOSのセルピッチを縮小できることから、チップシュリンクが可能となる。

# [0077]

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

# [0078]

例えば、前記実施の形態では、本発明をnチャネル型のLDMOSに適用した場合について説明したが、pチャネル型のLDMOSにも適用することが可能である。

#### [0079]

#### 【発明の効果】

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

#### [0080]

トランジスタの特性、特に高周波利得を向上させることが出来る。さらに、トランジスタおよびチップの小型化を図ることが出来る。

#### 【図面の簡単な説明】

# 【図1】

本実施の形態1である1チップに形成された1つの高周波パワートランジスタ の一例を示す半導体基板の要部レイアウト図である。

## 【図2】

図1のLDMOSの一部を拡大した半導体基板の要部レイアウト図である。

# 【図3】

図 2 O A - A 線および B - B 線における半導体基板の要部断面図である。

## 図4

- (a) は、リソグラフィ技術の露光工程における1ショットのマトリックス、
- (b) は、1ショットにおける各パターンの配置図である。

## 【図5】

本実施の形態1である高周波パワートランジスタの第1のプローブ検査方法を 示す図である。

## 【図6】

本実施の形態1である高周波パワートランジスタの第2のプローブ検査方法を 示す図である。

#### 【図7】

本実施の形態1である1チップに形成された1つの高周波パワートランジスタ の他の例を示す半導体基板の要部レイアウト図である。

#### 【図8】

図7のLDMOSの一部を拡大した半導体基板の要部レイアウト図である。

#### 【図9】

図8のC-C $^{\prime}$ 線およびD-D $^{\prime}$ 線における半導体基板の要部レイアウト図である。

## 【図10】

本実施の形態2であるLDMOSの一例を示す半導体基板の要部レイアウト図である。

#### 【図11】

図10のE-E′線およびF-F′線における半導体基板の要部断面図である

【図12】

溝を形成したLDMOSおよび溝を形成しないLDMOSのドレイン電流とゲート電圧との関係をシミュレーションで求めた結果を示すグラフ図である。

## 【図13】

溝を形成したLDMOSおよび溝を形成しないLDMOSのドレイン電流とドレイン電圧との関係をシミュレーションで求めた結果を示すグラフ図である。

## 【図14】

(a)は、溝を形成しないLDMOSの要部レイアウト図、(b)は、溝を形成したLDMOSの要部レイアウト図である。

## 【図15】

(a)は、多段に配置した溝を形成しないLDMOSの要部レイアウト図、(b)は、多段に配置した溝を形成したLDMOSの要部レイアウト図である。

## 【図16】

本実施の形態2であるLDMOSの第1の製造方法を工程順に示す半導体基板の要部断面図である。

#### 【図17】

本実施の形態2であるLDMOSの第1の製造方法を工程順に示す半導体基板の要部断面図である。

## 【図18】

本実施の形態2であるLDMOSの第1の製造方法を工程順に示す半導体基板の要部断面図である。

#### 【図19】

本実施の形態2であるLDMOSの第2の製造方法を工程順に示す半導体基板の要部断面図である。

#### 【図20】

本実施の形態2であるLDMOSの第2の製造方法を工程順に示す半導体基板の要部断面図である。

#### 【図21】

本実施の形態2であるLDMOSの他の例を示す半導体基板の要部レイアウト 図である。

## 図22

本実施の形態2であるLDMOSの他の例を示す半導体基板の要部レイアウト 図である。

## 【図23】

本実施の形態2であるLDMOSの他の例を示す半導体基板の要部レイアウト 図である。

## 【図24】

プローブ検査用のソース電極をシリコン基板としたLDMOS<u>T</u>の一例を示す 半導体基板の要部レイアウト図である。

# 【図25】

図24のG-G´線およびH-H´線における半導体基板の要部断面図である

# 【符号の説明】


- 1 チップ
- 2 基板
- 2 a シリコン基板 (半導体基板)
- 2 b 半導体層
- 3 p型ウェル (第4半導体領域)
- 4 ゲート絶縁膜
- 5 ゲート電極
- 5 a ゲート電極の引き出し部
- 6 n+型半導体領域(第1半導体領域)
- 7 n-型半導体領域(第2半導体領域)
- 8 n+型半導体領域(第3半導体領域)
- 9 p+型ソース打ち抜き層(第6半導体領域)
- 9 a p+型ソース打ち抜き層 (第5半導体領域)
- 10 絶縁膜

- 11 コンタクトホール
- 12a ソース電極
- 12b ドレイン電極
- 12c ゲート接続電極
- 12 d ソース引き上げ電極
- 13 絶縁膜
- 14 コンタクトホール
- 15a ソース電極パッド
- 15b ドレイン電極パッド
- 15c ゲート電極パッド
- 16 パッシベーション膜
- 17 開口部
- 18 裏面電極
- 19 打ち消し防止パターン
- 20 合わせマーク
- 21 合わせ用パターン
- 22 マスクQC用パターン(長寸法)
- 23 膜厚検査パターン
- 24 SEM原点パターン
- 25 マスクQC用パターン(小寸法)
- 26 TEGパターン
- 27 ウエハ
- 28 補強テープ
- 29 プローブ検査装置
- 30 ステージ
- 31 プローブ測定部
- 31a プローブ
- 32 キャリア治具
- 33 ダイヤモンドブレード

- 34 ダイシングテープ
- 35a ソース電極
- 35b ドレイン電極パッド
- 35c ゲート電極パッド
- 35d ソース電極パッド
- 36 溝
- 3 7 絶縁膜
- 38 酸化シリコン膜
- 39 窒化シリコン膜
- 40 レジストパターン
- 41 レジストパターン
- 42a ソース電極
- 4 2 b ドレイン電極
- 42c ゲート接続電極
- 43 コンタクトホール
- ST 1ショット
- SL スクライブ領域
- SW ウエハ
- Tri 第1LDMOS
- Tr<sub>2</sub> 第2LDMOS
- Tr3 第3LDMOS
- Tr4 第4LDMOS
- Tr5 第5LDMOS
- Tr6 第6LDMOS
- Tr7 第7LDMOS


【書類名】 図面

【図1】




【図2】


## **2 2**




【図3】



【図4】









【図5】

**Ø** 5




【図6】

**Ø** 6




【図7】




【図8】

## **2** 8




【図9】




【図10】

**2** 10




9:p型ソース打ち抜き層 36:溝


【図11】




【図12】



【図13】




【図14】




(p)


**M** 14



【図15】




**图** 75





【図16】

**2** 16




【図17】






【図18】


**Z** 18






【図19】


**Z** 19



【図20】


**20** 






【図21】

**2**1




【図22】

**22** 




【図23】

**23** 




【図24】

**2** 24



【図25】



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 LDMOSの高周波電力利得を向上させることのできる技術を提供する。

【解決手段】 電極パッドを覆うパッシベーション膜の表面からシリコン基板の裏面までの距離を $200\mu$ m以下とする、あるいはp+型ソース打ち抜き層9を形成する際にp型不純物を拡散させる箇所と第 $3LDMOSTr_3$ のチャネル領域との間に半導体層2bの表面からシリコン基板2aに向かって絶縁膜または導電体が埋め込まれた $2\mu$ m以上の深さの溝36を形成し、この溝36によってp+型ソース打ち抜き層9のチャネル領域への広がりを抑えることにより、ソースのインダクタンスまたは抵抗を下げて、高周波電力利得を向上させる。

【選択図】 図10

ページ: 1/E

【書類名】 出願人名義変更届 (一般承継)

【整理番号】 H03001441

【提出日】平成16年 3月 9日【あて先】特許庁長官殿

【事件の表示】

【出願番号】 特願2003- 93783

【承継人】

【識別番号】 503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【承継人代理人】

【識別番号】 100080001

【弁理士】

【氏名又は名称】 筒井 大和

【提出物件の目録】

【包括委任状番号】 0308729

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 特許第3154542号 平成15年4

月11日付け提出の会社分割による特許権移転登録申請書を援用

する。

【物件名】 権利の承継を証明する承継証明書 1

【援用の表示】 特願2003-84220 同日付提出

の出願人名義変更届(一般承継)を援用する。

特願2003-093783

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所

特願2003-093783

出願人履歴情報

識別番号

[503121103]

1. 変更年月日

2003年 4月 1日

[変更理由]

新規登録

住 所

東京都千代田区丸の内二丁目4番1号

氏 名 株式会社ルネサステクノロジ